分頻器- 維基百科，自由的百科全書

例如，3個串接正反器的電路可以實現除8。

通過在正反器串接電路上附加邏輯閘，可以實現其他的分頻比。

利用積體電路邏輯家族中的單 ... 分頻器 維基百科，自由的百科全書 跳至導覽 跳至搜尋 分頻器(除頻器)是一種可以把輸入訊號的頻率 f i n {\displaystylef_{in}} 作如下處理，使得輸出訊號的頻率 f o u t {\displaystylef_{out}} 滿足如下關係的電路： f o u t = f i n n {\displaystylef_{out}={\frac{f_{in}}{n}}} 其中 n {\displaystylen} 是整數。

鎖相環頻率合成器可利用分頻器產生多個與基準參考頻率有相同精度和穩定度的頻率訊號。

分頻器主要分為類比分頻器和數位分頻器兩大類。

目次 1模擬分頻器 1.1再生分頻器 1.2注入鎖定分頻器 2數字分頻器 2.1混合信號分頻 3小數分頻器 3.1ΔΣ小數分頻器 4應用 5限制 6參見 7參考文獻 8外部連結 類比分頻器[編輯] 再生分頻器[編輯] 再生分頻器又稱米勒分頻器，是由羅傑·勒魯瓦·米勒（RogerLeroyMiller）發明[1]，可以輸入訊號和來自混頻器的回饋訊號混合。

其中回饋訊號為 f i n / 2 {\displaystylef_{in}/2} 。

這種分頻器的混頻器輸出端會包含不同頻率 f i n / 2 {\displaystylef_{in}/2} 、 3 f i n / 2 {\displaystyle3f_{in}/2} 的和，而低通濾波器（LPF）會濾除較高頻率，然後將頻率 f i n / 2 {\displaystylef_{in}/2} 放大並作為回饋輸入混頻器。

穩態檢測似乎非常容易，不過啟動電路是較為複雜的。

為了建立平穩的1/2頻率回饋，半頻時的放大器增益必須大於單位頻率時，而相移也必須是 2 p i {\displaystyle2{pi}} 的整數倍。

注入鎖定分頻器[編輯] 有小量高頻訊號輸入的自激振盪器與其輸入訊號保持一致。

這種分頻器在電視的發展中是非常重要的，被稱為注入鎖定分頻器（injectionlockedfrequencydivider，ILFD）是一種工作方式與注入鎖定振盪器類似的分頻器。

注入鎖定分頻器的輸入訊號頻率是自激振盪器的自激振盪頻率的倍數或分數。

當這種分頻器的功率低於頻寬靜態分頻器或基於正反器的分頻器時，缺點是其同步範圍小。

ILFD的同步範圍與振盪器的振盪迴路品質因數Q成反比，而在積體電路設計中，因為這一特性，ILFD對製程變異較為敏感。

因此，為了確保驅動電路（例如壓控振盪器）的調諧範圍一直處於ILFD的輸入同步範圍中，必須要多加注意。

數位分頻器[編輯] 3個T正反器實現的除8分頻器 主從正反器實現的除2分頻器 將數位訊號進行整數倍分頻可利用扭環形計數器。

扭環形計數器是一種移位暫存器網路，由輸入訊號作為時鐘訊號，最後一個移位暫存器的輸出接回到第一個移位暫存器的輸入，而輸出訊號出自於移位暫存器輸出的組合。

例如，一個除6分頻器可以由一個3位扭環形計數器實現。

每個移位暫存器的有效值是000、100、110、111、011以及001，這一模式不斷重複，迴圈開始時由輸入訊號作為時鐘訊號進行同步。

如果使用更多的移位暫存器構成扭環形計數器，就可以實現更大的除數。

實現2n整數分頻，我們可以使用簡單的二進位計數器，並將輸入訊號作為時鐘訊號。

最低有效輸出位輪換的速率是輸入速率的1/2，緊接其後的第二位的速率是其速率的1/4，第三位的速率是其速率的1/8，以此類推。

正反器方案是實現整數分頻的經典方法。

這種分頻是通過使頻率和相位與來自溫度等環境變化的訊號源保持一致的方式實現的。

最簡單的組態是串接正反器，每個正反器可以實現除2。

例如，3個串接正反器的電路可以實現除8。

通過在正反器串接電路上附加邏輯閘，可以實現其他的分頻比。

利用積體電路邏輯家族中的單片可以實現一些常用的分頻比。

混訊分頻[編輯] （分類：非同步序向邏輯電路） D正反器方案是實現整數分頻的經典方法。

這種分頻是通過使頻率和相位與來自溫度等環境變化的訊號源保持一致的方式實現的。

最簡單的組態是串接D正反器，每個D正反器可以實現除2。

例如，3個串接正反器的電路可以實現除8。

使用更複雜的組態可以實現奇數分頻，如除5，而經典的邏輯晶片也可以實現類似的分頻功能，如標準型號7456、7457、74292以及74294。

（參見7400系列積體電路列表） 小數分頻器[編輯] 主條目：雙模前置分頻器 小數分頻器可以利用一個除n分頻器和一個除n+1分頻器實現，實現方法很多，但基本上都遵循吞脈波原理，即在分頻周期中利用某些方法使某幾個周期少計數若干個，這樣在總體上就能使計數周期的平均分頻比為小數。

[2]利用模數控制器，模數n在兩個除數取值間切換，這樣壓控振盪器（VCO）的振盪頻率就會在兩個鎖定頻率間交替切換。

VCO會穩定在兩個鎖定頻率的平均頻率。

通過改變分頻器頻率在兩個分頻除數值上所停留時間的百分比，可以精確地選擇鎖定VCO的頻率。

ΔΣ小數分頻器[編輯] 如果除n和除n+1行為的順序發生是周期性的，VCO的輸出除所需頻率外還會有寄生訊號。

ΔΣ小數分頻器可以解決這個問題，解決方法是對n和n+1進行隨機化選擇，同時保持時均比。

應用[編輯] 分頻器的應用非常廣泛，在數字鐘、電腦、收音機、電視機、雙排鍵電子琴、步進馬達[2]以及測量工具頻率計數器中都有應用。

限制[編輯] 一般的分頻器能在100MHz（108Hz）的頻率下工作，最快的電路能工作在1011Hz的頻率，而飛秒雷射頻率梳可得到數量級為1015Hz的頻率。

參見[編輯] 電子學主題 鎖相環 前置分頻器 吞脈波計數器、吞脈波分頻器 參考文獻[編輯] ^RogerLeRoyMiller.FractionalFrequencyGeneratorsUtilizingRegenerativeModulation.ProceedingsofTheIRE.1939,27:446－457.doi:10.1109/JRPROC.1939.228513.  ^2.02.1尹佳喜.小树分频器的设计及其应用.國外電子測量技術.2005年9月,24:11－13[2010-08-13].ISSN 1002-8978.（原始內容存檔於2018-10-01）.  外部連結[編輯] （英文）ΔΣ小數分頻器 （英文）高頻再生分頻器的研究（頁面存檔備份，存於網際網路檔案館） 取自「https://zh.wikipedia.org/w/index.php?title=分频器&oldid=70528687」 分類：​電路 導覽選單 個人工具 沒有登入討論貢獻建立帳號登入 命名空間 條目討論 臺灣正體 不转换简体繁體大陆简体香港繁體澳門繁體大马简体新加坡简体臺灣正體 查看 閱讀編輯檢視歷史 更多 搜尋 導航 首頁分類索引特色內容新聞動態近期變更隨機條目資助維基百科 說明 說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科 工具 連結至此的頁面相關變更上傳檔案特殊頁面靜態連結頁面資訊引用此頁面維基數據項目 列印/匯出 下載為PDF可列印版 其他專案 維基共享資源 其他語言 العربيةБългарскиDeutschEnglishEspañolEestiItalianoPolskiУкраїнська 編輯連結