實驗四計數器與除頻電路
文章推薦指數: 80 %
請解釋所設計的除頻器之工作原理(由電路圖來說明)。
This circuit is very similar to the above one. We just remove the Secen segment display and the 7447, ...
實驗四 計數器(Counter)與除頻(Frequency
Divider)電路
實驗目的
本實驗讓大家熟悉計數器的使用方法以及除頻電路的設計。
問題討論
1.請解釋所設計的計數器之工作原理(由電路圖來說明)。
Weusedtwo74193inthisdiagram.Oneisfortheunitsandonefor
thetenths.We alsousethe7447andconnectittothesevensegment
display.Whenthelowerdigitjumpsto10(1010=Qa,QclowandQb,Qdhigh),
QbandQdareANDandgives1.QaandQcareNORedandgives1.Boththese
twooutputsareagainANDedtogive1,whichthusgivestheCLEARsignal,
andthecounterwillstartfrom0.The sameprincipalforthehigher
digit.Andthuswecandothecountingfrom0to99andthenbackto0.
2.請解釋所設計的除頻器之工作原理(由電路圖來說明)。
Thiscircuitisverysimilartotheaboveone.WejustremovetheSecen
segmentdisplayandthe7447,theoutputisdirectlyconnectedtotheCRO.
Inthis,whenthecounterjumpsto10itstartstheclear,andthe
counterwillstarttocountfrom0to9andbackto0.Qcistheoutput.
Whenthecounteris8,9,0,1,2,or3,theoutoutislow.Whilewhen
thecounteris4,5,6,7,theoutputishigh.Thissituationcontinues
cyclicwiththetheinouttentimes.Andhence,thecircuitdividesthe
inoutfrequencyby10.
3.同步計數器(SynchronousCounter)與非同步計數器(AsynchronousCounter)的差別在那裡?您所設計之計數器是屬於哪一類?
Countersaredigitalsystemsfrequentlyusedinlogiccircuits.They
composeofacoupleoffilp-flopsandcombinationallogiccircuits.Counters
as thenamesuggests,areusuallusedtocountthesignalsandthetime
period.
Bythedifferentoutputsofflip-flops,countersaredividedintotwo
types.
SynchronousCounter: Thismeansthatalltheoutputissynchronous,
thatissimultenously.
AsynchronousCounter:Inthis,theoutputtothefirstinputisthe
inouttothenextone.
Inthisexperiment,weareusingtheAsynchronousCounter(Theoutput
QaisgiventotheinputB).
4.計數器與除頻器有何關連?
Thecircuitdiagramofboththecounterandthefrequencydivideris
similar.Inacounter,theoutputQa,Qb,QcandQdoftheflip-flopisseen
asabinarydigit.Ateachmoment,wecangetadifferentvalue.IfweQa
istheinputtoB,andQa,Qb,QcandQdishigh,then=1111inbinary.
While,inafrequencydivider.theoutputofQawouldbeadividebytwo
frequncydivider,whilethatofQbwouldbeadividebyfourfrequncydivider.
5.設計一具有往上計數與往下計數功能的計數器(從0數到999,之後從999數到0週而復始),並將電路用Protel繪出。
並說明其工作原理。
我們將每個countup和countdown,都接到OR閘的輸出端。
countup對應的OR閘,其輸入為前一位的Carry,和Up/Down
Controller的最末輸出;countdown對應的OR閘,其輸入為前一位的Borrow,和Up/Down
Controller的最末位輸出之反相。
而Up/DownController設定為countup狀態,輸入為最高一位的Digit的Carry和Borrow
XOR起來的結果,如此一來countup和countdown兩者的低態脈衝輸入必有一個可以通過OR閘,另一個卻通不過導致高態,而何者通過則必須看Up/Down
Controller的末位輸出是0還是1。
若是0,則countup的脈衝輸入可通過,導致往上數;若是1,則count
down的脈衝輸入可通過,導致往下數。
而當往上數到999的時候,再往上數導致最高位Carry為1,與最高位Borrow
XOR結果為1,於是Up/DownController加1,最低位也從0變成1,也就是下一刻就往下數了
(就不Carry也不Borrow),反之若往下數到0,再往下數導致最高位Borrow為1,與最高位Carrt
XOR結果為1,於是Up/DownController加1,最低位也從1變成0,也就是下一刻就往上數了
(就不Carry也不Borrow)。
回首頁
延伸文章資訊
- 1以R-BJT-MOS-NDR電路來實現動態除頻器以及將其應用在蔡氏 ...
我們將研究並分析其電路特性與工作原理,並透過模擬軟體Hspice與Multisim對除頻器和蔡氏電路模擬分析,找出除頻器與蔡氏電路獨特的現象,再針對其負電阻區間,探討所 ...
- 2除頻器原理
除頻器. 【目的】. 製作一除頻電路. 熟悉Verilog code編寫; 了解拴鎖器(Dff)原理; 了解並運用計數器(以下稱counter)的原理; 了解並運用狀態機原理; 了解除頻電路的設...
- 3實驗四計數器與除頻電路
請解釋所設計的除頻器之工作原理(由電路圖來說明)。 This circuit is very similar to the above one. We just remove the Secen...
- 4hspice除頻器 - 軟體兄弟
後在家以萃取電容在用Hspice 軟體Post 模擬,比較接近真實晶片. 的操作。 ,除頻器. 【目的】. 製作一除頻電路. 熟悉Verilog code編寫; 了解拴鎖器(Dff)原理; ...
- 5(原創) 如何設計除頻器? (SOC) (Verilog) (MegaCore) - 博客园
除頻器在實務中隨時會用到,如DE2只提供50MHz與27MHz的clock,如CMOS用的是25MHz,因此就必須手動作一個除頻器產生25MHz,利用計數器的基礎,就可以設計 ...