[請益] 關於VCO的兩篇論文- 精華區comm_and_RF
文章推薦指數: 80 %
有關於phase noise的定義與物理意義?(才疏學淺,爬文還看不懂) 2. ... 而Kvco過大代表VCO很sensitive to noise,代表phase noise變差. Kvco過小會造成你 ...
批踢踢實業坊
›
精華區betacomm_and_RF
關於我們
聯絡資訊
返回上層
作者winjun(帥到臉好痛)看板comm_and_RF標題[請益]關於VCO的兩篇論文時間WedJan3017:14:332008
各位好:
我是VCO的新手,已讀過Razavi裡面14章振盪器與VCO相關章節,
不過還有許多疑問,上來請各位大大指教。
1.有關於phasenoise的定義與物理意義?(才疏學淺,爬文還看不懂)
2.通常是什麼造成K_VCO的值不為常數,還有過大或過小的影響為何?
3.一般我們常看到逆偏的變容二極體(varactor)來控制電容,
是否是因為當V_cont改變,因為電容值的改變,造成
f_osc的改變?〔希望能確定我的想法〕
4.我看paper有提到SiGeHBT(異質接面雙極電晶體)的特色在於:
low1/fnoiseandhighgainatmicrowavefrequencies.
請問它的機制或是特色所帶來的好處?
5.http://www.badongo.com/file/7556495
這篇提到highlinear的作法,利用四對diode和pMOS開關來做,
當V_ctrl升高時,四對diode會依序打開,致使linearly。
請問它的操作原理?
6.http://www.badongo.com/file/7556718
看的懂這篇論文的數學公式,但是卻不不懂他結構上的好處,
簡單來說看的懂數學看不懂背後的電機與物理意義。
煩高手大略翻譯一下。
感謝VCO的高手看完我的問題,
如果能讓自己更上一層樓,用力批沒關係。
Orz
--
※發信站:批踢踢實業坊(ptt.cc)
◆From:211.78.173.12
推cpt:關於1,我記得ThomasLee有篇很經典的paper67.186.57.22602/0115:43
→cpt:可以上IEEE找找看67.186.57.22602/0115:44
→cpt:2:可能原因很多看VCO怎麼設計影響stability67.186.57.22602/0115:46
→cpt:3:沒錯就那樣4:材料特性好處是低phasenoise67.186.57.22602/0115:47
→winjun:感謝樓上^^211.78.173.1202/0412:02
>--------------------------------------------------------------------------<
作者:TEMmode(ㄎㄎㄎ)看板:comm_and_RF
標題:Re:[請益]關於VCO的兩篇論文
時間:TueFeb509:13:442008
※引述《winjun(帥到臉好痛)》之銘言:
:各位好:
:我是VCO的新手,已讀過Razavi裡面14章振盪器與VCO相關章節,
:不過還有許多疑問,上來請各位大大指教。
:1.有關於phasenoise的定義與物理意義?(才疏學淺,爬文還看不懂)
理想的弦波輸出在頻譜上面只有一根tone,但是實際上因為noise的關係會造成
有"裙子"樣子的頻譜.不論VCO本身或者外部的noise都有可能對VCO會造成AM和
PM,由於VCO本身有nonlinearlimiter的效果,所以往往忽略AM,於是就是我們所
關心的phasenoise.(除非談到AM-PMcomversion)
VCO是個nonlinear,time-variantsystem,所以分析起來真的很複雜~~Razavi,
Hajimiri,ThomosLee在JSSC有幾篇經典的論文可以去看看~~
:2.通常是什麼造成K_VCO的值不為常數,還有過大或過小的影響為何?
如果你用vacactor來控制LCtank,他的中心頻率是根號LC分之一,去對C微分會發現
Kvco不是一個定值.或者有些ringVCO利用控制MOS電阻來調整頻率,MOS本身就不是
linear的device,所以Kvco也不會是常數.
當你的Kvco不是linear的時候,你的PLL就會變的不好設計,鎖定在不同的Kvco將會造
成特性不如預期.而Kvco過大代表VCO很sensitivetonoise,代表phasenoise變差.
Kvco過小會造成你的tuningrange不夠,可能PVTvariation會使PLL無法鎖定.
:3.一般我們常看到逆偏的變容二極體(varactor)來控制電容,
: 是否是因為當V_cont改變,因為電容值的改變,造成
: f_osc的改變?〔希望能確定我的想法〕
對~~
:4.我看paper有提到SiGeHBT(異質接面雙極電晶體)的特色在於:
:low1/fnoiseandhighgainatmicrowavefrequencies.
:請問它的機制或是特色所帶來的好處?
low1/fnoise會造成1/f^3noise,因此降低flickernoise有助於phasenoise.
highgain代表可以用較少的power達到startup的條件,也表示可以實現高頻的VCO.
:5.http://www.badongo.com/file/7556495
:這篇提到highlinear的作法,利用四對diode和pMOS開關來做,
: 當V_ctrl升高時,四對diode會依序打開,致使linearly。
: 請問它的操作原理?
:6.http://www.badongo.com/file/7556718
:看的懂這篇論文的數學公式,但是卻不不懂他結構上的好處,
: 簡單來說看的懂數學看不懂背後的電機與物理意義。
: 煩高手大略翻譯一下。
:感謝VCO的高手看完我的問題,
:如果能讓自己更上一層樓,用力批沒關係。
Orz
--
※發信站:批踢踢實業坊(ptt.cc)
◆From:210.241.124.130
推phylin:推推不過是控制MOS"電容"~59.105.131.11402/0509:15
推yderee:那麼熱血還不念博班123.194.81.6702/0611:16
推Jiahow:博班衝了啊~~~124.218.78.5002/0618:02
→TEMmode:你們唸我就唸~~61.223.215.21502/1010:45
推winjun:感謝TEM大小弟受用無窮211.78.173.1202/1218:37
延伸文章資訊
- 1各種電源管理要求的基本鎖相環,如何影響相位噪聲? - 每日頭條
器件"增益"定義為KVCO,通常以MHz/V表示。電壓控制可變電容二極體(變容二極體)常用於調節VCO內的頻率。VCO的增益通常足以提供充分的頻率覆蓋範圍,但 ...
- 2總計畫:頻率合成器及傳感介面電路
很難精確定義出調變過後的訊號(在進入量化器之. 前的訊號)的振幅大小,即使雖不能精確定義每一 ... 設計較低的KVCO 值來改善鎖相迴路(PLL) 之phase noise 及.
- 3中華大學碩士論文
第三章介紹CMOS VCO 之相位雜訊分析及其定義,與其對通訊系統的 ... 在定義Kvco 和可調頻率範圍時,是取其最線性的段落來計算,理想上,. 希望可調頻率範圍越大越好。
- 4[請益] 關於VCO的兩篇論文- 精華區comm_and_RF
有關於phase noise的定義與物理意義?(才疏學淺,爬文還看不懂) 2. ... 而Kvco過大代表VCO很sensitive to noise,代表phase noise變差. Kvco...
- 5國立臺灣師範大學應用電子科技學系碩士論文
3.2 相位雜訊(PHASE NOISE)定義. ... 振盪器的輸出頻率,KVCO 為電壓控制振盪器之增益,Vctrl 為電壓控制振盪器之控. 制電壓。